dsPIC33CK wydajna jednordzeniowa rodzina kontrolerów DSC firmy Microchip dla krytycznych aplikacji motor-control, motoryzacyjnych i medycznych

Projektanci systemów poszukujący mocy dla przetwarzania sygnałów cyfrowych z prostotą projektowania za pomocą mikrokontrolera mogą od teraz wykorzystać nową rodzinę 16-bitowych cyfrowych kontrolerów sygnału (DSC) firmy Microchip Technology Inc. Zaprojektowane, aby zapewnić szybszą deterministyczną wydajność w krytycznych aplikacjach sterujących, mikrokontrolery dsPIC33CK dysponują rozszerzonymi funkcjami, aby zmniejszyć opóźnienia oraz przyspieszyć procedury DSP (Digital Signal Processor). Nowa jednordzeniowa rodzina dsPIC33CK uzupełnia niedawno zaprezentowaną rodzinę dwurdzeniowych mikrokontrolerów dsPIC33CH opartą na tym samym rdzeniu.

Dzięki wydajności 100 MIPS nowa rodzina zapewnia niemal dwukrotnie wyższą wydajność niż poprzedniej generacji jednordzeniowych mikrokontrolerów dsPIC®, dzięki czemu idealnie nadaje się do aplikacji sterowania silnikiem, zasilania cyfrowego i innych aplikacji wymagających zaawansowanych algorytmów, takich jak czujniki samochodowe czy automatyka przemysłowa. Ponadto rodzina dsPIC33CK została zaprojektowana specjalnie do sterowania wieloma bezczujnikowymi, bezszczotkowymi silnikami z algorytmami field-oriented control oraz korektą współczynnika mocy.

Nowe procesory DSC zaprojektowano również w celu ułatwienia certyfikacji bezpieczeństwa funkcjonalnego, wymaganej przez wiele zastosowań w przemyśle motoryzacyjnym, medycznym i urządzeniach, gdzie bezpieczna eksploatacja i wyłączanie w sytuacjach awaryjnych są krytyczne. Urządzenia zawierają zintegrowane funkcje bezpieczeństwa funkcjonalnego dla projektów krytycznych pod względem bezpieczeństwa, takich jak:

• RAM Built-In Self-Test (BIST) do sprawdzania stanu i funkcjonalności pamięci RAM
• Deadman Timer do monitorowania kondycji oprogramowania aplikacyjnego poprzez okresowe przerwania timera w określonym oknie czasowym
• Dual Watchdog Timers (WDT)
• Flash Error Correction Code (ECC)
• Brown-Reset Reset (BOR)
• Power On Reset (POR)
• Fail Safe Clock Monitor (FSCM)

Rodzina dsPIC33CK posiada magistralę komunikacyjną CAN-FD do obsługi nowych standardów komunikacji w aplikacjach motoryzacyjnych. Zapewnia ona wysoki poziom integracji analogowej, w tym szybkie ADC (3,5 Msps), analogowe komparatory z przetwornikami cyfrowo-analogowymi i wzmacniaczami operacyjnymi, umożliwiając tworzenie aplikacji sterowania silnikiem o mniejszych rozmiarach i niższych kosztach materiałów. Kontrolery DSC dsPIC33CK zawierają PWM o rozdzielczości 250 ps, który jest idealny dla zaawansowanych cyfrowych topologii mocy. Aktualizacja oprogramowania układowego „live” (z blokami o wielkości do 2 × 128 KB) jest również dostępna dla obsługi systemów o wysokiej dostępności, szczególnie ważnych w przypadku cyfrowych zasilaczy.

Więcej informacji o nowej rodzinie kontrolerów DSC dsPIC33CK firmy Microchip mogą Państwo uzyskać w dokumentacji technicznej. Zapraszamy również do kontaktu z naszym działem handlowym.

• Operating Conditions
• 3.0V to 3.6V, -40ºC to +125ºC, DC to 100 MIPS
• dsPIC33CK DSC Core
• Up to 256 KBytes of Program Flash with ECC and Live Update (dual-partition Flash)
• Up to 24 KBytes of Data SRAM with Memory Built in Self-Test (MBIST)
• Modified Harvard architecture with 16-bit data and 24-bit instructions
• Code efficient (C and Assembly) CPU architecture designed for real-time applications
• 16 16-bit working registers
• 4 sets of interrupt context saving registers, including ACC and CPU status for fast interrupt handling
• Single-cycle, mixed-sign 32-bit MUL
• Fast 6-cycle hardware 32/16 and 16/16 DIV
• Dual 40-bit fixed point Accumulators (ACC) for DSP operations
• Single-cycle MAC/MPY with dual data fetch and result write-back
• Zero overhead looping support
• High-Speed PWM Module
• 8 independent PWM pairs (16 total outputs) with up to 250ps resolution
• Dead-time insertion for rising and falling edges and dead-time compensation support
• Clock chopping for high-frequency operation
• Fault and current limit inputs
• Flexible trigger configuration for ADC triggering
• Advanced Analog Features
• 3 12-bit 3.5 MSPS ADC Modules each with 2 dedicated SARs and 1 shared SAR cores (3 S&Hs)
• 12, 16, 19, 20 or 24 ADC input channels (depending on package)
• 4 digital comparators for reducing CPU overhead
• 4 oversampling filers up to 256x for increased resolution (up to 16-bits)
• 3 analog comparators (15ns) with dedicated 12-bit DACs with hardware slope compensation
• Up to 3 op amps with internal connection to ADC Module
• Timer/Counters/Output Compare/Input Capture
• 10 16-bit timer/counters (up to 4 32-bit)
• 14 PWM or Output Compare (OC) outputs
• 9 Input Captures (IC) pins or internal connections from the CLC or Comparator Modules
• Peripheral Trigger Generator (PTG) for scheduling complex sequences
• 2 Quadrature Encoder Interface (QEI) Modules for optical encoder support
• Communication Interfaces
• 3 UARTs (15 Mbps) with automated protocol handling for LIN/J2602, DMX and IrDA®
• 3 4-wire SPI/I2S up to 40 MHz with dedicated pins
• 3 I2C Modules (up to 1 Mbps) with SMBus support
• 2 Single-Edge Nibble Transmission (SENT) Modules for sensor interfacing
• 4 DMA channels supporting UART, SPI, ADC, CAN-FD, IC, OC and Timer data transfers
• Special Features
• 4 Configurable Logic Cell (CLC) Modules with user defined logic gate circuits
• Programmable Pin Select (PPS) for peripheral pin function mapping
• Parallel Master Port (PMP) for external data expansion
• On-chip temperature sensor with direct ADC Module connection
• Clock and Power Management
• On-chip 8 MHz Fast RC (FRC) and 32 kHz Low-Power RC (LPRC) oscillators
• Programmable PLLs with external oscillator clock sources and Reference Clock Output (REFO)
• Fail-Safe Clock Monitor (FSCM) with 8 MHz Back-up Fast RC (BFRC) oscillator
• Low-Power management modes - Sleep, Idle and Doze
• Integrated Power-on Reset (POR) and Brown-Out Reset (BOR)
• Debugger Development Support
• In-Circuit and in application programming and debug support (ICSP)
• On-chip debug trace buffer and run-time watch with 3 complex and 5 simple breakpoints
• IEEE 1149.2 (JTAG) boundary scan support
• Safety Features
• Dead-Man Timer (DMT) safety feature clocked by instruction fetches
• Watch Dog Timer (WDT)
• CodeGuard™ security for program FLASH
• Programmable Cyclic Redundancy Check (CRC)
• FLASH ECC Fault Injection testing feature
• ICSP™ write inhibit
• Class B Safety Library, IEC 60730