W5500 nowy układ sprzętowego kontrolera Ethernet TCP/IP firmy WIZnet

Firma WIZnet ogłosiła rozpoczęcie produkcji nowego układu W5500 będącego sprzętowym kontrolerem sieci Ethernet. Wcześniejsze układy W5100 oraz W5200 osiągnęły sukces, przynosząc korzyści sprzętowego przetwarzania protokołu TCP/IP dla niskobudżetowych aplikacji.

W5500 przenosi wszystkie główne cechy wcześniejszych układów w tym m.in.:

• w pełni funkcjonalny Ethernet 10BaseT/100BaseTX z MAC oraz PHY,
• sprzętowe przetwarzanie protokołu TCP/IP,
• 8 socketów TCP/UDP,
• 32KB RAM buforu.

Nowy układ W5500 zawiera konkretne ulepszenia obejmujące m.in. szybszy i bardziej wszechstronny interfejs SPI (do 80 MHz) oraz umożliwia głównemu układowi mikrokontrolera aplikacji na elastyczne wykorzystanie bufora pamięci RAM układu W5500 dla danych ogólnego przeznaczenia, co stanowi dużą zaletę dla aplikacji opartych na niskobudżetowych mikrokontrolerach z ograniczoną ilością wbudowanej pamięci RAM.

Dzięki trzeciej generacji (po układach W5100, W5200) projektu oraz migracji do mniejszego procesu produkcyjnego układ W5500 został znacznie zmniejszony przy użyciu technologii System-in-Package

Układ W5500 umożliwia dodanie możliwości sieciowych dla każdej aplikacji korzystającej z popularnych tanich 8 i 16-bitowych mikrokontrolerów. Funkcjonalność Ethernet można dodać do istniejącej aplikacji bez konieczności przesiadania się do droższych mikrokontrolerów oraz bez konieczności całkowitego przeprojektowania sprzętu jak i oprogramowania.

Układ W5500 może również funkcjonować jako konwencjonalny transceiver Ethernet przy użyciu software'owego przetwarzania protokołu TCP/IP. Teraz projekty Ethernet oparte na transceiverze mogą być łatwo unowocześniane do W5500 za pomocą istniejącego oprogramowania (np.: OS lub RTOS stosu TCP/IP), przyjmując nowe sprzętowe funkcje, które wyróżniają układ W5500.

Główne funkcjonalności:

• wsparcie dla przewodowego protokołu TCP/IP z obsługą: TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE
• obsługa jednocześnie 8 niezależnych gniazd TCP/UDP
• tryb Power Down
• tryb Wake on LAN przez UDP
• interfejs High Speed SPI (SPI trybu 0, 3)
• 32Kb wbudowanej pamięci RAM dla buforów TX/RX
• 10BaseT/100BaseTX Ethernet PHY
• auto negocjacja (Full oraz half duplex, 10/100)
• nie wspiera fragmentacji IP
• napięcie 3,3V oraz 5V tolerancji sygnałów I/O
• wyjścia dla diod (Full/Half duplex, Link, Speed, Active)
• 48-pinowa obudowa LQFP (7x7mm, 0.5mm pitch)
• RoHS

Więcej informacji o nowym układzie mogą Państwo uzyskać z załączonej dokumentacji.