META-DX2+ kompletne terabitowe rozwiązanie PHY firmy Microchip z pełnym szyfrowaniem i agregacją portów dla przedsiębiorstw i połączeń chmurowych

Zapotrzebowanie na zwiększoną przepustowość i bezpieczeństwo w infrastrukturze sieciowej napędzane wzrostem pracy hybrydowej i geograficznym rozmieszczeniem sieci na nowo definiuje pojęcie sieci bez granic. Według 650 Group, zgodnie z aplikacjami AI/ML, całkowita przepustowość portów dla prędkości 400G (gigabitów na sekundę) i 800G ma rosnąć w tempie ponad 50% rocznie. Ten dramatyczny wzrost rozszerza przejście na łączność 112G PAM4 poza samymi centrami danych w chmurze i przełącznikami oraz routerami dostawców usług telekomunikacyjnych. Dlatego też firma Microchip Technology Inc. odpowiadając na te zmiany, oferując portfolio META-DX2 Ethernet PHY, wprowadza nową rodzinę META-DX2+ PHY. To pierwsze w branży rozwiązanie, które integruje szyfrowanie typu end-to-end z prędkością łącza 1,6 T (terabitów na sekundę) i agregację portów, aby zachować najbardziej kompaktową powierzchnię przy przejściu na łączność 112G PAM4 dla przełączników Ethernet klasy Enterprise, urządzeń zabezpieczających, routerów łączących chmurę i optycznych systemów transportowych.

„Wprowadzenie czterech nowych META-DX2+ Ethernet PHY pokazuje nasze zaangażowanie we wspieranie przejścia przemysłu na łączność 112G PAM4 zasilaną przez nasze retimery i portfolio PHY META-DX. W połączeniu z naszym retimerem META-DX2L oferujemy teraz kompletny chipset spełniający wszystkie potrzeby związane z łącznością, od retimingu, gearboxów po zaawansowaną funkcjonalność PHY”. – powiedział Babak Samimi, wiceprezes działu komunikacji firmy Microchip. „Oferując zgodność zarówno ze sprzętem, jak i oprogramowaniem, nasi klienci mogą wykorzystywać projekty architektoniczne w swoich przedsiębiorstwach, centrach danych i systemach przełączania i routingu dostawców usług, które mogą oferować zaawansowane funkcje, w tym kompleksowe bezpieczeństwo, agregacja portów o wielu prędkościach i precyzyjne oznaczanie czasu w ramach modelu subskrypcji oprogramowania”.

Konfigurowalna architektura ścieżki danych META-DX2+ 1,6T przewyższa dwukrotnie konkurencję pod względem całkowitej pojemności skrzyni biegów i bezproblemowych trybów mux, dzięki unikalnej funkcji ShiftIO. Elastyczne możliwości agregacji portów XpandIO optymalizują wykorzystanie portów routera/przełącznika podczas obsługi ruchu o niskiej szybkości. Ponadto urządzenia obsługują protokół IEEE® 1588 Class C/D Precision Time Protocol (PTP) do precyzyjnego oznaczania czasu w nanosekundach wymaganych w przypadku aplikacji 5G i usług o znaczeniu krytycznym dla przedsiębiorstw. Oferując portfolio retimerów kompatybilnych z footprintami i zaawansowanych warstw PHY z opcjami szyfrowania, Microchip umożliwia programistom rozszerzenie ich projektów o dodanie MACsec i IPsec w oparciu o wspólny projekt płyty i zestaw SDK (Software Development Kit).

Zróżnicowane możliwości META-DX2+ obejmują:

• Obsługę 2x 800 GbE, 4x 400 GbE i 16x 100/50/25/10/1 GbE MAC/PHY
• Zintegrowane silniki MACsec/IPsec 1,6 T, które odciążają szyfrowanie z procesorów pakietów, dzięki czemu systemy mogą być łatwiej skalowane do wyższych przepustowości z kompleksowymi zabezpieczeniami
• Większe niż 20% oszczędności na płycie w porównaniu z konkurencyjnymi rozwiązaniami, które wymagają dwóch urządzeń, aby zapewnić tę samą przepustowość 1.6T i bezproblemowe tryby mux 2:1
• XpandIO umożliwia agregację portów klientów Ethernet o niskiej szybkości przez interfejsy Ethernet o większej szybkości, zoptymalizowane pod kątem platform korporacyjnych
• Funkcja ShiftIO w połączeniu z wysoce konfigurowalnym zintegrowanym punktem krzyżowym umożliwia elastyczną łączność między zewnętrznymi przełącznikami, procesorami i optyką
• Warianty urządzeń z obsługą 48 lub 32 Long Reach (LR) 112G PAM4 SerDes, w tym programowalność w celu optymalizacji mocy w stosunku do wydajności
• Obsługa Ethernetu, OTN, Fibre Channel i własnych szybkości transmisji danych dla aplikacji AI/ML

„W miarę jak branża przechodzi na ekosystem szeregowy 112G PAM4 dla routerów i przełączników o dużej gęstości, szyfrowanie z prędkością łącza i wydajne wykorzystanie przepustowości portów stają się coraz ważniejsze” - powiedział Alan Weckel, założyciel i analityk technologiczny w 650 Group, LLC. „Rodzina Microchip META-DX2+ odegra ważną rolę w umożliwieniu szyfrowania MACsec i IPsec, optymalizacji przepustowości portów za pomocą agregacji portów oraz elastycznego łączenia krzemu routingu/przełączania z wieloprzepustową optyką 400G i 800G”.

Podobnie jak retimer META-DX2L, nowa seria PHY META-DX2+ może być stosowana z układami FPGA PolarFire® firmy Microchip, wysokowydajnym PLL ZL30632, oscylatorami, regulatorami napięcia i innymi komponentami, które zostały wstępnie zatwierdzone jako system, aby pomóc w szybkiej adaptacji projektów do produkcji.

Narzędzia programistyczne

Pakiet SDK Ethernet PHY drugiej generacji firmy Microchip dla rodziny META-DX2 obniża koszty rozwoju dzięki sprawdzonym w praktyce bibliotekom API i oprogramowaniu sprzętowemu. SDK obsługuje wszystkie urządzenia z rodziny produktów META-DX2L i META-DX2+ PHY. Włączono obsługę rozszerzeń PHY interfejsu SAI (Switch Abstraction Interface) Open Compute Project (OCP), aby umożliwić agnostyczną obsługę warstw PHY META-DX2 w szerokim zakresie sieciowych systemów operacyjnych (NOS), które obsługują SAI.