20-wyjściowe zegarowe bufory różnicowe ZL4029x firmy Microchip spełniające normę niskiego jittera DB2000Q/QL dla aplikacji PCIe Gen 4 oraz Gen 5

Stale wzrastająca prędkość obliczeniowa centr danych, sprawia że zapotrzebowanie na urządzenia do pomiaru czasu o wyższej wydajności staje się krytyczne. Dlatego też firma Microchip Technology Inc. zaprezentowała cztery nowe 20-wyjściowe zegarowe bufory różnicowe, które przekraczają standardy jittera dla specyfikacji PCIe® Gen 5 przewidzianego dla aplikacji typu Data Center. Układy ZL40292 (terminacja 85 Ω) i ZL40293 (terminacja 100 Ω) są zaprojektowane specjalnie, aby spełniać nową specyfikację DB2000Q, podczas gdy układy ZL40294 (terminacja 85Ω) oraz ZL40295 (terminacja 100Ω) powstały z myślą o standardzie przemysłowym DB2000QL. Wszystkie układy są dostosowane do serwerów nowej generacji, urządzeń pamięci masowej i innych aplikacji PCIe, spełniając również specyfikacje PCIe Gen 1, 2, 3 i 4.

Każdy układ bufora jest idealnym uzupełnieniem chipsetów, w których wymagane są rozproszone zegary w kilku komponentach peryferyjnych, takich jak procesory (CPU), macierze bramek programowalnych (FPGA) i warstwy fizyczne (PHY), działających w serwerach, urządzeniach pamięci masowej oraz wielu innych aplikacji PCIe. Niski addytywny jitter na poziomie 20 femtosekund (~ 20 fs) znacznie przekracza specyfikację DB2000Q/QL wynoszącą 80 femtosekund (80 fs). Zapewnia to projektantom duże marginesy, aby sprostać napiętym budżetom czasowym przy jednoczesnym zwiększeniu szybkości transmisji danych. Urządzenia te minimalizują jitter podczas dystrybucji zegarów do 20 wyjść, dzięki czemu zachowują integralność i jakość sygnału zegara przez układ bufora.

Nowe układy bufora osiągają niskie rozpraszanie mocy i przyczyniają się do znacznych oszczędności w budżetach zasilania dzięki zastosowaniu metody Low-Power High-Speed Current Steering Logic (LP-HCSL). W porównaniu ze standardem HCSL, LP-HCSL zużywa jedną trzecią mocy, co prowadzi do znacznego zmniejszenia zużycia energii. Funkcja ta daje również klientom możliwość prowadzenia dłuższych ścieżek na płycie, poprawiając routing sygnału przy jednoczesnej redukcji komponentów i przestrzeni na płycie. Przykładowo układ ZL40292 może wyeliminować do 80 rezystorów terminujących (cztery na wyjście) w porównaniu z tradycyjnymi buforami HCSL.

„Microchip zapewnia najszerszą ofertę zegarów w branży i nadal opracowuje rozwiązania, które sprostają wymagającym aplikacjom sieciowym nowej generacji, takich jak m.in centra danych czy infrastruktura korporacyjna” - powiedział Rami Kanama, wiceprezes działu timing and communications w firmie Microchip. „Klienci, którzy poszukują buforów zegarowych zgodnych ze standardem DB2000Q i DB2000QL, mogą rozpocząć swoje projekty natychmiast dzięki wczesnemu wprowadzeniu Microchip i doskonałej wydajności urządzeń PCIe Gen 5, oferując inżynierom większe marginesy projektowe i spokój ducha”.

Układy ZL40292 i ZL40293 dostępne są w 72-pinowych obudowach QFN o rozmiarze 10 x 10 mm, podczas gdy ZL40294 i ZL40295 w 80-pinowych obudowach QFN rozmiaru 6 x 6 mm.